Campagne de collecte 15 septembre 2024 – 1 octobre 2024 C'est quoi, la collecte de fonds?

Volume 25; Issue 5

IEEE Journal of Solid-State Circuits

Volume 25; Issue 5

1

A 20-ns 4-Mb CMOS SRAM with hierarchical word decoding architecture

Hirose, T., Kuriyama, H., Murakami, S., Yuzuriha, K., Mukai, T., Tsutsumi, K., Nishimura, Y., Kohno, Y., Anami, K.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 595 KB

english, 1990

2

Second-generation RISC floating point with multiply-add fused

Hokenek, E., Montoye, R.K., Cook, P.W.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 617 KB

english, 1990

3

8-ns CMOS 64 K×4 and 256 K×1 SRAMs

Flannagan, S.T., Pelley, P.H., Herr, N., Engles, B.E., Feng, T., Nogle, S.G., Eagan, J.W., Dunnigan, R.J., Day, L.J., Kung, R.I.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 780 KB

english, 1990

4

A 5-ns 1-Mb ECL BiCMOS SRAM

Takada, M., Nakamura, K., Takeshima, T., Furuta, K., Yamazaki, T., Imai, K., Ohi, S., Sekine, Y., Minato, Y., Kimuto, H.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 596 KB

english, 1990

5

A 15-ns 4-Mb CMOS SRAM

Aizaki, S., Shimizu, T., Ohkawa, M., Abe, K., Aizaki, A., Ando, M., Kudoh, O., Sasaki, I.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 457 KB

english, 1990

6

A 23-ns 4-Mb CMOS SRAM with 0.2-μA standby current

Sasaki, K., Ishibashi, K., Shimohigashi, K., Yamanaka, T., Moriwake, N., Honjo, S., Ikeda, S., Koike, A., Meguro, S., Minato, O.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 688 KB

english, 1990

7

A 4-Mb CMOS SRAM with a PMOS thin-film-transistor load cell

Ootani, T., Hayakawa, S., Kakumu, M., Aona, A., Kinugawa, M., Takeuchi, H., Noguchi, K., Yabe, T., Sato, K., Maeguchi, K., Ochii, K.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 942 KB

english, 1990

8

A 4-ns BiCMOS translation-lookaside buffer

Tamura, L.R., Yang, T.-S., Wingard, D.E., Horowitz, M.A., Wolley, B.A.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 806 KB

english, 1990

9

A 23-ns 1-Mb BiCMOS DRAM

Kitsukawa, G., Yanagisawa, K., Kobayashi, Y., Kinoshita, Y., Ohta, T., Udagawa, T., Miwa, H., Miyazawa, H., Kawajiri, Y., Ouchi, Y., Tsukada, H., Matsumoto, T., Itoh, K.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 951 KB

english, 1990

10

A 38-ns 4-Mb DRAM with a battery-backup (BBU) mode

Konishi, Y., Dosaka, K., Komatsu, T., Inoue, Y., Kumanoya, M., Tobita, Y., Genjyo, H., Nagatomo, M., Yoshihara, T.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 526 KB

english, 1990

11

A 50-ns 16-Mb DRAM with a 10-ns data rate and on-chip ECC

Kalter, H.L., Stapper, C.H., Barth, J.E., Jr., DiLorenzo, J., Drake, C.E., Fifield, J.A., Kelley, G.A., Jr., Lewis, S.C., van der Hoeven, W.B., Yankosky, J.A.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 1014 KB

english, 1990

12

A tunable CMOS-DRAM voltage limiter with stabilized feedback amplifier

Horiguchi, M., Aoki, M., Etoh, J., Tanaka, H., Ikenaga, S., Itoh, K., Kajigaya, K., Kotani, H., Ohshima, K., Matsumoto, T.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 688 KB

english, 1990

13

A voltage reduction technique for battery-operated systems

Von Kaenel, V., Macken, P., Degrauwe, M.G.R.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 419 KB

english, 1990

14

A 16-ns 1-Mb CMOS EPROM

Kuriyama, M., Atsumi, S., Imamiya, K.-I., Iyama, Y., Matsukawa, N., Araki, H., Narita, K., Masuda, K., Tanaka, S.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 645 KB

english, 1990

15

An 80-ns 1-Mb flash memory with on-chip erase/erase-verify controller

Seki, K., Kume, H., Ohji, Y., Kobayashi, T., Hiraiwa, A., Nishida, T., Wada, T., Komori, K., Izawa, K., Nishimoto, T., Kubota, Y., Shoji, K.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 572 KB

english, 1990

16

An efficient and flexible architecture for high-density gate arrays

Veendrick, H.J.M., van den Elshout, D.A.J.M., Harberts, D.W., Brand, T.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 614 KB

english, 1990

17

A 1.2-million transistor, 33-MHz, 20-b dictionary search processor (DISP) ULSI with a 160-kb CAM

Motomura, M., Toyoura, J., Hirata, K., Ooka, H., Yamada, H., Enomoto, T.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 768 KB

english, 1990

18

A CMOS mainframe processor with 0.5-μm channel length

Schettler, H., Haug, W., Getzlaff, K.J., Starke, C.W., Bhattacharyya, A.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 1.05 MB

english, 1990

19

The 68040 32-b monolithic processor

Anderson, D., DeWitt, B.C., Eisele, R.L., Gallup, M.G., Ho, Y.-W., McMahan, S.C., Marquette, D., Martin, B., Scheuer, K.C., Sood, L.C., Spohrer, T.S.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 1.28 MB

english, 1990

20

A CMOS RISC CPU designed for sustained high performance on large applications

Lotz, J., Miller, B., Delano, E., Lamb, J., Forsyth, M., Hotchkiss, T.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 899 KB

english, 1990

21

A highly integrated 40-MIPS (peak) 64-b RISC microprocessor

Miyake, J., Maeda, T., Nishimichi, Y., Katsura, J., Taniguchi, T., Yamaguchi, S., Edamatsu, H., Watari, S., Takagi, Y., Tsuji, K., Kuninobu, S., Cox, S., Duschatko, D., MacGregor, D.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 751 KB

english, 1990

22

Level-shifted 0.5-μm BiCMOS circuits

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 268 KB

english, 1990

23

Architecture of field-programmable gate arrays: the effect of logic block functionality on area efficiency

Rose, J., Francis, R.J., Lewis, D., Chow, P.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 954 KB

english, 1990

24

A 6.5-ns GaAs 20×20-b parallel multiplier with 67-ps gate delay

Singh, H.P., Burrier, R.A., Sadler, R.A.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 602 KB

english, 1990

25

A 7-ns/850-mW GaAs 4-kb SRAM with little dependence on temperature

Makino, H., Matsue, S., Noda, M., Tanino, N., Takano, S., Nishitani, K., Kayano, S.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 658 KB

english, 1990

26

Novel design for testability schemes for CMOS ICs

Favalli, M., Olivo, P., Damiani, M., Ricco, B.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 609 KB

english, 1990

27

Delay models and speed improvement techniques for RC tree interconnections among small-geometry CMOS inverters

Wu, C.-Y., Shiau, M.-C.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 871 KB

english, 1990

28

Analytic and iterative transit-time models for VLSI MOSFETs in strong inversion

McMacken, J.R.F., Chamberlain, S.G.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 895 KB

english, 1990

29

Predicted propagation delay of Si/SiGe heterojunction bipolar ECL circuits

Shafi, Z.A., Ashburn, P., Parker, G.J.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 956 KB

english, 1990

30

Pulse-density modulation technique in VLSI implementations of neural network algorithms

Tomberg, J.E., Kaski, K.K.K.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 979 KB

english, 1990

31

A dynamically allocated CMOS dual-LIFO register stack

McDonnell, M., Winters, K.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 362 KB

english, 1990

32

A static RAM chip with on-chip error correction

Chiueh, T.-D., Goodman, R.M., Sayano, M.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 572 KB

english, 1990

33

An improved latching pulse design for dynamic sense amplifiers

Yuan, J.S., Liou, J.J.

Journal:

IEEE Journal of Solid-State Circuits

Année:

1990

Langue:

english

Fichier:

PDF, 447 KB

english, 1990