Logic area reduction using the deep trench isolation...

Logic area reduction using the deep trench isolation technique based on 40 nm embedded PCM process

Du, Yuan, Ye, Yong, Jing, Weiliang, Li, Xiaoyun, Song, Zhitang, Chen, Bomy
Avez-vous aimé ce livre?
Quelle est la qualité du fichier téléchargé?
Veuillez télécharger le livre pour apprécier sa qualité
Quelle est la qualité des fichiers téléchargés?
Volume:
14
Année:
2017
Journal:
IEICE Electronics Express
DOI:
10.1587/elex.14.20170628
Fichier:
PDF, 1.92 MB
2017
La conversion en est effectuée
La conversion en a échoué