Campagne de collecte 15 septembre 2024 – 1 octobre 2024 C'est quoi, la collecte de fonds?

10–315-MHz Cascaded Hybrid Phase-Locked Loop for Pixel...

IEEE Transactions on Very Large Scale Integration (VLSI) Systems 2013 / 11 Vol. 21; Iss. 11

10–315-MHz Cascaded Hybrid Phase-Locked Loop for Pixel Clock Generation

Song, Minyoung, Kwak, Young-Ho, Ahn, Sunghoon, Park, Hojin, Kim, Chulwoo
Avez-vous aimé ce livre?
Quelle est la qualité du fichier téléchargé?
Veuillez télécharger le livre pour apprécier sa qualité
Quelle est la qualité des fichiers téléchargés?
Volume:
21
Langue:
english
Journal:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems
DOI:
10.1109/tvlsi.2012.2227068
Date:
November, 2013
Fichier:
PDF, 2.20 MB
english, 2013
La conversion en est effectuée
La conversion en a échoué