Design of a 3-V 300-MHz low-power 8-b/spl times/8-b...

IEEE Journal of Solid-State Circuits 2000 Vol. 35; Iss. 4

Design of a 3-V 300-MHz low-power 8-b/spl times/8-b pipelined multiplier using pulse-triggered TSPC flip-flops

Jinn-Shyan Wang, Po-Hui Yang, Duo Sheng
Avez-vous aimé ce livre?
Quelle est la qualité du fichier téléchargé?
Veuillez télécharger le livre pour apprécier sa qualité
Quelle est la qualité des fichiers téléchargés?
Volume:
35
Année:
2000
Langue:
english
DOI:
10.1109/4.839918
Fichier:
PDF, 404 KB
english, 2000
La conversion en est effectuée
La conversion en a échoué