A reconfigurable multilevel parallel texture cache memory...

IEEE Journal of Solid-State Circuits 2002 Vol. 37; Iss. 5

A reconfigurable multilevel parallel texture cache memory with 75-GB/s parallel cache replacement bandwidth

Se-Jeong Park, Jeong-Su Kim, Ramchan Woo, Se-Joong Lee, Kang-Min Lee, Tae-Hum Yang, Jin-Yong Jung, Hoi-Jun Yoo
Avez-vous aimé ce livre?
Quelle est la qualité du fichier téléchargé?
Veuillez télécharger le livre pour apprécier sa qualité
Quelle est la qualité des fichiers téléchargés?
Volume:
37
Année:
2002
Langue:
english
DOI:
10.1109/4.997855
Fichier:
PDF, 484 KB
english, 2002
La conversion en est effectuée
La conversion en a échoué